

Метод трассировки стандартных ячеек с учетом ограничений на электрические параметры схемы

к.т.н. Плеханов А.С.

Аннотация

В статье предложен метод трассировки стандартных ячеек, который позволяет проводить планирование конфигурации цепей одновременно с детальной трассировкой. Метод также учитывает ограничения на электрические параметры трассируемых цепей.

Введение

При автоматическом синтезе топологии стандартных ячеек одним из этапов является процедура трассировки. Переход к субмикронным технологиям и создание быстродействующих схем потребовал учет ограничений на электрические характеристики и величины задержек сигналов для стандартных ячеек. Такими ограничениями могут быть предельные значения сопротивления и емкости сегмента цепи, количество переходов в слой поликремния, максимальное число параллельно и последовательно подключенных транзисторов и другие. Процедура автоматической трассировки должна не только создавать соединения между контактами цепей, но и удовлетворить этим ограничениям.

1. Формулировка проблемы

Традиционно задачи трассировки делятся на глобальную трассировку и трассировку отдельных фрагментов схемы, таких как стандартные ячейки (детальную трассировку). Глобальная трассировка обычно определяет примерную конфигурацию цепи на кристалле, тогда как детальная трассировка должна определять точную топологию цепи. В общем случае задачу трассировки можно сформулировать следующим образом:

дан список электрических цепей, каждая из которых содержит множество контактов, которые необходимо соединить проводниками, непересекающимися друг с другом и с другими заданными объектами (препятствиями). При этом могут налагаться ограничения на электрические характеристики получаемых конфигураций цепей.

Задача трассировки стандартных ячеек имеет свои особенности:

- 1) стандартная ячейка имеет заранее заданную конструкцию (шаблон), которая определяет такие параметры, как высота ячейки, расположение и размер шин земли и питания, способ подключения транзисторов к шинам земли и питания и другие.
- 2) трассировка цепей проводится в двух или более слоях (обычно это слой поликремния и один или более слоев металлизации). При этом слои не равнозначны с точки зрения трассировки. Например, использование слоя второго металла ограничено.
- 3) расположение контактов, которые необходимо соединить в процессе трассировки, определяется расположением транзисторов, которые являются также препятствиями при трассировке. (рис.1).
- 4) трассировка происходит на неплотной топологии, после чего осуществляется сжатие топологии [1] и минимизация длин проводников [2].
- 5) трассировку отдельных цепей, таких как цепи земли и питания, проводят особым образом.

При переходе к субмикронным технологиям добавляются ограничения, связанные с электрическими характеристиками схемы:

- 1) контакты, через которые может протекать большой ток, должны быть соединены только в слое металла. Обычно такими контактами являются переходы от стока/истока транзистора в слой первого металла. Не допускается использование слоя поликремния как показано на рис.2. (Здесь и далее для проводников и контактов будем использовать обозначения, показанные на рис.3).
- 2) количество транзисторов, подключенных последовательно к источнику тока, ограничено. Источником тока в данном случае является контакт к стоку/истоку транзистора или контакт, который будет подключен к внешней цепи (рис.4).




Рис. 1. Топология стандартной ячейки перед трассировкой диффузионных контактов




Рис. 2. Переход в слой поликремния в выходной цепи

- 3) количество транзисторов, подключенных параллельно к источнику тока, также ограничено (рис.5).
- 4) длина соединения в слое с высоким сопротивлением и емкостью (обычно это поликремний) ограничена.
- 5) нежелательно проводить параллельное соединение в металле над затвором транзистора другой цепи.




Рис. 3. Обозначение слоев и контактов: проводник в поликремнии, металле1, металле2, переходы: поликремний-металл1, металл1-металл2, диффузия-металл1




Рис. 4. Три транзистора, соединенные последовательно




Рис. 5. Транзисторы, подключенные параллельно

С учетом сказанного, задача трассировки, рассмотренная в данной статье, формулируется следующим образом:

для всех цепей (включая цепи земли и питания) соединить их контакты таким образом, чтобы созданные сегменты цепей не пересекались между собой и с препятствиями, а также выполнялись перечисленные выше требования к таким сегментам и цепям в целом.

2. Существующие методы трассировки стандартных ячеек

Задача трассировки стандартных ячеек обычно решается путем использования волнового алгоритма [1]. Достоинством такого подхода является его относительная простота и высокая вероятность получить за- конченное решение. Однако данный подход обладает рядом недостатков:

- 1) волновой алгоритм трассирует цепи последовательно одну за другой. При этом необходимо заранее выбрать порядок трассировки цепей, такой, чтобы трассировка последующих цепей не была блокирована ранее созданными соединениями.
- 2) волновой алгоритм не учитывает ограничения на электрические характеристики цепи.

Известны работы, в которых предлагаются модификации волнового алгоритма. Так, в работе [3] перед его использованием проводится планирование порядка трассировки цепей следующим образом: для всех контактов каждой цепи строится минимальное связывающее дерево и определяется его длина. Цепи сортируются по длине, и трассировка волновым алгоритмом начинается с цепей, имеющих минимальную длину. Трассировка каждой цепи осуществляется волновым алгоритмом в одном фиктивном слое. Перед обработкой очередной цепи в каждой ячейке сетки трассировки определяется количество уже проведенных цепей. Если количество проведенных цепей равно количеству слоев трассировки, данная ячейка помечается как препятствие и не используется для трассировки следующих цепей. После трассировки всех цепей применяется процедура разнесения фрагментов трассировки по реальным трассировочным слоям с введением дополнительных переходов, чтобы между фрагментами трассировки отсутствовали пересечения. Эта процедура сводится к задаче минимизации числа переходов при выборе слоя для

каждого фрагмента. Ввиду большой размерности задачи для ее решения используют метод моделирования отжига или генетические алгоритмы [4].

Достоинством такого подхода является большая независимость от порядка цепей, чем при использовании классического волнового алгоритма. Следует, однако, отметить и ряд недостатков этого подхода:

- 1) выбор реального слоя для фрагментов топологии требует больших вычислительных затрат, а полученные решения не являются оптимальными, что приводит к появлению лишних переходов.
- 2) метод не позволяет полностью исключить зависимость от выбора порядка цепей для трассировки.
- 3) метод не учитывает характеристик отдельных цепей, таких, например, как число последовательно подключенных транзисторов.

Существуют и другие подходы, которые используются при глобальной трассировке, а также при оптимизации полученной в результате трассировки топологии. В работе [5] производится планирование цепей с учетом пропускных способностей отдельных регионов. Эта информация необходима для выбора порядка цепей при последующей трассировке волновым алгоритмом. Учет электрических параметров отдельных цепей при использовании волнового алгоритма исследовался в работе [6]. В этой работе рассматривается трассировка одной цепи с учетом ограничений на задержку распространения сигнала. При этом процесс трассировки рассматривается как поиск минимального пути в мультиграфе связности, каждое ребро которого характеризует задержку распространения сигнала для одного сегмента цепи лежащего в заданном слое. В работе [7] предложен граф связности с избыточными ребрами, каждое из которых представляет собой возможный вариант соединения двух терминалов цепи. Граф связности используется при глобальной трассировке с минимизацией площади кристалла путем построения минимального связывающего дерева для каждой цепи, то есть удаления избыточных сегментов. Этот метод не рассматривает пересечения между разными цепями и электрические характеристики отдельных цепей. В работе [8] предложен метод оптимизации топологии после этапа трассировки. Он интересен расширенным графом связности и конфликтов, который позволяет одновременно рассматривать как связность каждой цепи, так и пересечения (конфликты) между сегментами разных цепей. Данный метод не рассматривает ограничения на электрические параметры отдель-

ных цепей, однако оптимизирует интегральные характеристики топологии, такие, как число переходов, число сегментов в определенном слое и другие.

3. Новый метод трассировки стандартных ячеек.

Таким образом, ни один из известных в литературе методов трассировки стандартных ячеек не позволяет одновременно производить трассировку всех цепей и учитывать ограничения на их электрические параметры. Автором этой статьи предложен такой метод, который состоит в следующем:

- 1) в каждой цепи для всех пар ее терминалов (то есть контактов подключения к затвору транзистора, шинам земли, питания и другим точкам, которые необходимо соединить) строится множество вариантов топологически разных соединений, удовлетворяющих заданным ограничениям. Вариант соединения между двумя терминалами будем называть сегментом. Сегмент в общем случае состоит из множества проводников и переходов, которые обеспечивают электрическое соединение между двумя терминалами. Каждому варианту присваивается вес, который учитывает его характеристики - длину, задержку и т.д.
- 2) создается обобщенный граф связности и конфликтов, каждая вершина которого соответствует терминалу цепи или одному варианту соединения пары терминалов. Ребра графа делятся на две группы:
 - ребра между вершинами, соответствующими терминалам цепи, и вершинами, соответствующими одному варианту соединения (ребра связности).
 - ребра между вершинами, соответствующими вариантам соединения терминалов разных цепей, которые, будучи созданы одновременно, имели бы электрический контакт (ребра конфликтов).
- 3) создается подграф путем выбора из множества всех возможных вариантов соединений такого подмножества, которое удовлетворяло бы следующим критериям:

- а) все терминалы одной цепи должны быть связанными,
- б) между выбранными вариантами соединений не должно быть конфликтов,
- в) ограничения на электрические параметры цепей должны выполняться,
- г) вес полученного подграфа должен быть минимальным.

Полученный с помощью данного метода подграф определяет топологию соединений для заданных сегментов цепей.

Рассмотрим предложенный метод более подробно.

3.1. Создание вариантов соединений

На первом этапе создается множество вариантов соединений между всеми терминалами каждой цепи. Очевидно, что можно провести огромное количество топологически разных сегментов между двумя терминалами. Однако в действительности можно использовать лишь небольшое их число. Это объясняется следующими причинами:

- 1) электрические характеристики цепи накладывают ограничение на количество переходов и максимальную длину проводников в некоторых слоях.
- 2) сегменты, состоящие из одинакового количества проводников и переходов и проходящих в одних и тех же регионах, можно рассматривать как один сегмент. Это следует из модели сжатия топологии [1], этап которой следует за трассировкой стандартной ячейки.
- 3) необходимо исключить такие варианты соединения, которые не удовлетворяют требованиям, накладываемым шаблоном стандартных ячеек, например, проходящих через запрещенные области.
- 4) можно ограничиться сегментами, имеющими минимальное количество переходов и имеющими простую топологию, что уменьшает величину задержки распространения сигнала и площадь, занимаемую ячейкой на кристалле.

Таким образом, этап создания вариантов соединений позволяет учесть некоторые требования к электрическим характеристикам цепи, а также выбрать конфигурации соединений.

Очевидно, что чем больше было выбрано вариантов соединений, тем больше становится выбор при получении окончательной топологии. С другой стороны, размерность задачи быстро возрастает с увеличением числа вариантов. Обычно число таких вариантов для двух терминалов не превышает десяти.

В каждой цепи необходимо рассматривать варианты соединений между всеми парами терминалов. Количество таких пар равно $\frac{n(n-1)}{2}$, где n - число терминалов цепи. Однако создавать сегменты между удаленными друг от друга терминалами или терминалами, между которыми много препятствий, нецелесообразно. Такие терминалы будут соединены через промежуточные точки. Поэтому множество пар терминалов, между которыми создаются сегменты, невелико.

3.2. Создание обобщенного графа связности и конфликтов

Обобщенный граф связности и конфликтов является логической моделью, которая используется для планирования конфигурации сегментов цепей и выбора окончательной топологии. Создание такого графа происходит в несколько этапов:

- 1) для каждого терминала каждой цепи создается вершина графа. Вершине присваивается тип, который определяет характеристики терминала. Это может быть терминал к затвору транзистора, к стоку или истоку транзистора, а также терминал к внешней цепи. Типы терминалов используются при выборе сегментов, соединяющих эти терминалы.
- 2) для каждого сегмента цепи (варианта соединения) создаются вершины графа и ребра связности к вершинам, соответствующим терминалам, которые соединяет данный сегмент. Созданной вершине присваивается вес, характеризующий данный сегмент, например, задержку распространения сигнала. В общем случае считается, что вершина, имеющая больший вес, менее предпочтительна для соединения, чем вершина, имеющая меньший вес. Кроме того, такому сегменту присваивается тип, который используется для определения того, какие терминалы могут быть связаны данным сегментом.
- 3) создаются ребра конфликтов между сегментами разных цепей, которые, будучи созданы одновременно, имели бы электрический контакт.

3.3. Выбор оптимальной трассировки

Обобщенный граф связности и конфликтов содержит все варианты трассировки схемы, из которых необходимо выбрать оптимальную. Для решения этой задачи в обобщенном графе связности и конфликтов выбирается подграф путем последовательного удаления вершин, соответствующих сегментам цепей и имеющих наибольший вес. Удаление вершины возможно, если после этого будут выполнены следующие условия:

- 1) все терминалы одной цепи будут связаны оставшимися сегментами.
- 2) ограничения на электрические параметры цепей выполняются.
- 3) Между окончательно выбранными (фиксированными) сегментами не будет конфликтов.

Следует заметить, что удаление одного варианта соединения может привести к фиксации другого варианта, если оставшийся вариант является единственным оставшимся сегментом, соединяющим два или более терминала цепи. В свою очередь, фиксация одного сегмента приводит к удалению других возможных соединений, имеющих с ним конфликт.

После удаления всех избыточных сегментов подграф содержит только фиксированные сегменты, которые определяют окончательную трассировку схемы.

Процесс поиска оптимального решения представляет собой поиск по дереву решений методом ветвей и границ. Отсечение в процессе поиска происходит при проверке выполнения перечисленных выше условий. Если в процессе поиска найдено более одного решения, выбирается подграф, сумма весов вершин которого минимальна. На практике процесс поиска решения быстро сходится, поскольку перечисленные выше требования позволяют заранее отсекать большие группы решений не удовлетворяющих этим ограничениям.

4. Пример алгоритма

Предложенный метод трассировки поясним на примере. На рис.1 показана топология стандартной ячейки до трассировки терминалов (стоков/истоков) транзисторов. В данном примере будем рассматривать только соединения, проведенные в слое первого металла. Варианты таких соединений для двух терминалов в первом металле показаны на рис.6(1) и

рис.6(2). Построим обобщенный граф связности и конфликтов. Каждому терминалу поставим в соответствие вершину графа (рис.7). Для всех пар таких терминалов в каждой цепи построим множество вариантов соединений и для каждого из них создадим вершину графа с соответствующими ребрами связности. Каждой вершине, соответствующей варианту соединения, присвоим вес, пропорциональный длине этого соединения. После создания ребер конфликтов между пересекающимися вариантами соединений, обобщенный граф связности-конфликтов примет вид, показанный на рис.8.

Перейдем к этапу выбора подграфа, который будет определять окончательную топологию. Будем последовательно удалять вершины графа, имеющие ребра конфликтов. В данном примере это вершины 10, 12, 13, 14, 15 и 16. Выберем из них вершину, имеющую наибольший вес (наибольшую длину соответствующего соединения). Такой вершиной является вершина 13. После ее удаления, вершины 2 и 6 цепи 2 будут соединяться только через вершину 10. Поэтому вершина 10 должна быть отмечена как неудаляемая (рис.9). Поскольку неудаляемая вершина 10 имеет ребро конфликтов с вершиной 9, вершина 9 должна быть удалена, так как из двух вершин имеющих между собой ребро конфликтов в подграфе может остаться только одна вершина. Удаление вершины 9 приводит к тому, что вершина 12 должна быть отмечена как неудаляемая, поскольку через эту вершину проходит единственный вариант соединения вершин 1 и 3 (рис.10). Аналогично, после удаления вершины 16, вершина 11 будет отмечена как неудаляемая (рис.11). После удаления избыточной вершины 14, окончательно получаем подграф, показанный на рис.12. Поскольку каждой вершине графа соответствует известный терминал или вариант соединения, легко получить окончательную топологию схемы, показанную на рис.13.

5. Дополнительные замечания

Предложенный метод позволил разделить задачу трассировки на две независимые задачи - задачу построения обобщенного графа связности и конфликтов (модели трассировки) и задачу поиска решения на этой модели. Такое разделение дало возможность при решении первой задачи создавать только допустимые варианты соединений путем учета ограничений, накладываемых на эти соединения. При создании вариантов соединений можно учитывать стиль трассировки, например, предпочтительное направление трассировки в каждом слое.

Решение второй задачи ориентировано на планирование трассировки




Рис. 6. Варианты соединения двух терминалов и соответствующий им граф




Рис. 7. Вершины обобщенного графа связности и конфликтов для терминалов транзисторов




Рис. 8. Обобщенный граф связности и конфликтов




Рис. 9. Обобщенный граф связности и конфликтов после удаления вершины 13




Рис. 10. Обобщенный граф связности и конфликтов после удаления вершины 9




Рис. 11. Обобщенный граф связности и конфликтов после удаления вершины 16 и фиксации вершин 13 и 15




Рис. 12. Окончательный вариант обобщенного графа связности и конфликтов




Рис. 13. Трассировка, соответствующая полученному подграфу

всех цепей одновременно, не учитывая топологию каждого конкретного соединения. Основное внимание при этом уделено выполнению ограничений на электрические характеристики каждой цепи.

Данный метод был использован при трассировке стандартных ячеек КМОП схем, однако он может быть использован и для трассировки других схем с аналогичными требованиями.

Заключение

В результате изложенного выше можно сделать следующие выводы:

- 1) Предложен метод трассировки стандартных ячеек, который позволил учитывать ограничения на электрические характеристики каждой цепи.
- 2) Метод позволяет одновременно трассировать все цепи, что повышает качество трассировки по сравнению с волновым методом.
- 3) Метод был реализован и использован на практике при генерации библиотек стандартных ячеек.

Список литературы

- [1] N.Sherwani. "Algorithm for VLSI Physical Design Automation", Second Edition, Kluwer Academic Publishers, 1995, 423pp.
- [2] А.С.Плеханов "Метод минимизации задержек сигналов при сжатии топологии с учетом технологической сетки."Автоматизация и современные технологии, №1, 2001, с. 20-26.
- [3] Mohan Guruswamy, D.F.Wong. "Echelon: A multi-layer detailed area router". IEEE Transaction on CAD., vol.15 No.9. September 1996., pp.1126-1135.
- [4] Б.К.Лебедев "Адаптивный алгоритм разнесения соединений по слоям."Материалы Международной конференции "Интеллектуальный САПР", №4, 2001, с. 115-124.
- [5] Jason Cong, Jie Fang, Koi-Yong Khoo "Dune: a multy-layer gridless routing system with wire planning". International Symposium on Physical Design. April 9-12, 2000.

- [6] S-W. Hur, A.Jagannathan, J.Lillis "Timing Driven Maze Routing."International Symposium on Physical Design. April 14-16 1997.
- [7] Jason Cong, Patrick H.Madden. "Performance driven global routing for standard cell design."International Symposium on Physical Design. April 14-16, 1997.
- [8] Chin-Chih Chang and Jason (JingSheng) Cong, "An Efficient Approach to Multilayer Layer Assignment with an Application to Via Minimization", IEEE Trans., Computer-Aided Design of Integrated Circuits Syst., vol. 18, May 1999, pp. 608-620.